[시사뉴스 홍은영 기자] 세계적 반도체설계자동화 (EDA) 툴 업체인 케이던스(Cadence Design Systems Inc.)는 디지털 칩 설계의 자동화와 함께 효율적인 칩 설계 목표 달성을 위해 머신러닝 기반의 혁신적인 신제품 셀레브러스<Cerebrus>(CadenceÒ CerebrusÔ Intelligent Chip Explorer)를 선보였다.
셀레브러스<Cerebrus>는 강화된 머신러닝을 통해 엔지니어가 디자인 설계 탐색이 어려운 플로우 솔루션을 신속하게 찾아냄으로써 생산성 향상 및 20% 소비 전력 감소로 PPA(Power Performance Area)를 개선할 수 있게 됐다.
셀레브러스<Cerebrus>는 광범위한 케이던스 디지털 풀 플로우인 <Genus™ 합성 솔루션>, <Innovus™ Auto Place & Route 구현 시스템>, <Tempus™ 타이밍 사인오프 솔루션>, <Joules™ RTL 파워 솔루션>, <Voltus™ IC 파워 무결성 솔루션> 및 <Pegasus™ 피지컬 검증 사인오프 솔루션> 등과 함께 동작하여 고객에게 빠른 설계 결과를 도출하면서도 검증과 예측 가능성을 개선할 수 있는 방법을 제시한다.
신제품 셀레브러스<Cerebrus>와 케이던스 시스템 반도체 사인오프(Cadence RTL-to-signoff) 플로우의 조합은 칩 설계자, CAD 및 IP 개발자들이 기존에 엔지니어가 수작업으로 하던 방식에 비해 생산성을 최대 10배 향상하는 동시에 전력과 PPA를 최대 20%까지 개선할 수 있게 했다.
김상윤 삼성 파운드리 설계기술부문 상무는 "우리는 최신 반도체 공정을 계속 제공하고 있기 때문에 설계기술 협력 최적화 프로그램인 DTCO (Design Technology Co-Optimization)에서 효율성을 가장 중요한 점으로 생각한다. 뿐만 아니라 칩 구현에서 PPA와 생산성을 향상시켜 줄 혁신적인 방법을 계속 모색하고 있다” 며 “삼성 파운드리는 케이던스와의 장기적인 파트너십 일환으로 셀레브러스<Cerebrus> 및 케이던스 디지털 구현 플로우를 여러 애플리케이션 제품에 사용해 왔다. 이를 통해, 수 개월이 걸리던 작업이 단 며칠 만에 가장 중요한 설계 블록 일부에서 8% 이상의 전력 절감 효과를 확인하게 됐다” 고 말했다. 이어서 “우리는 셀레브러스<Cerebrus>를 사용하여 최종 설계 개발 시간을 50% 이상 개선하였고 이는 우리의 DTCO 프로그램에 있어 중요한 솔루션이 될 것”이라고 덧붙였다.
사토시 시바타니 르네사스(Renesas) 공유 R&D EDA 부문 디지털 설계 이사는 "새로운 반도체 공정을 사용하는 신제품의 성능을 극대화하기 위해서는 설계 엔지니어링 팀이 사용하는 디지털 구현 플로우가 지속적으로 업데이트 되어야 한다"며 " 셀레브러스<Cerebrus>와 케이던스 시스템 반도체 사인오프 툴은 자동화된 플로우의 최적화 및 플로어 플랜(Floorplan) 탐색으로 설계 성능을 10% 이상 향상시킴에 따라 최신 설계 프로젝트 개발에 새로운 접근 방식이 될 것"이라고 말했다.
셀레브러스<Cerebrus>가 디지털 제품 포트폴리오에 추가되면서, 케이던스는 RTL합성부터 구현 및 사인오프(signoff)까지 폭넓게 업계에서 가장 발전된 머신러닝 모델 및 디지털 풀 플로우를 제공하게 되었다. 클라우드 지원이 가능한 셀레브러스<Cerebrus>는 확장성이 뛰어난 컴퓨트 리소스를 활용하여 하이퍼스케일 컴퓨팅, 5G 통신, 자동차 및 모바일 등 다양한 시장의 설계 요구를 신속하게 충족시킬 수 있다.
케이던스의 신제품 셀레브러스<Cerebrus>에 대한 보다 자세한 사항은 자사 홈페이지에서 확인할 수 있다.
친-치 텡 (Chin-Chi Teng), 케이던스 디지털 & 사인오프 그룹 수석부사장 겸 본부장은 "셀레브러스<Cerebrus>의 도입은 기존의 엔지니어링 팀이 수행하던 수작업 프로세스를 없앰으로써 EDA 산업의 혁명을 가져오게 되었다"며 "업계가 계속해서 최신 반도체 공정으로 전환하고, 설계 크기와 복잡성이 증가함에 따라 설계자들에게 셀레브러스<Cerebrus>는 PPA 목표를 가장 효율적으로 달성할 수 있는 솔루션이 될 것"이라고 말했다.